PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2002-010140

(43)Date of publication of application: 11.01.2002

(51)Int.CI.

H04N 5/335 // H04N101:00

(21)Application number : 2000-183310

N-102210 (74\A

(71)Applicant: OLYMPUS OPTICAL CO LTD

(22)Date of filing:

19.06.2000

(72)Inventor:

MORI KEIICHI


YOSHIDA HIDEAKI

(54) IMAGE PICKUP DEVICE

(57) Abstract:

PROBLEM TO BE SOLVED: To prevent the deterioration of picture quality due to the clip of an A/D converter, and to realize photographing whose sensitivity is improved according to the addition of picture information in an analog addition system.

SOLUTION: This digital still camera for photographing the image of an object is provided with a CCD image pickup element 105 having an inter-line type charge transferring path; a CCD driver 106 capable of reading pixel charges by driving the image pickup element 105, and adding and reading four pixel charges, that is, horizontal two pixels and vertical two pixels in the image pickup element; a pre-process circuit 107 for quantizing a picture signal read from the image pickup element 105 by an A/D converter; and a quantization level setting mechanism for variably setting the quantization maximum level in the A/D converter corresponding to the number of addition of the addition/ reading to be executed by the CCD driver 106.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号 特開2002-10140 (P2002-10140A)

(43)公開日 平成14年1月11日(2002.1.11)

(51) Int.Cl. ⁷	識別記号	FI	デーマコート*(参考)
H 0 4 N 5/335		H 0 4 N 5/335	P 5C024
			F
			Z
# H O 4 N 101:00		101: 00	

審査請求 未請求 請求項の数3 OL (全 6 頁)


(21)出願番号	特願2000-183310(P2000-183310)	(71)出顧人	000000376
			オリンパス光学工業株式会社
(22)出願日	平成12年6月19日(2000.6.19)		東京都渋谷区幡ヶ谷2丁目43番2号
		(72)発明者	森・圭一
			東京都渋谷区幡ヶ谷2丁目43番2号 オリ
			ンパス光学工業株式会社内
		(72)発明者	吉田 英明
			東京都渋谷区幡ヶ谷2丁目43番2号 オリ
			ンパス光学工業株式会社内
		(74)代理人	100058479
			弁理士 鈴江 武彦 (外4名)
		Fターム(参	考) 50024 BX01 CX41 CX43 EX34 GX21
			GY04 GZ25 GZ26 HX24 HX50

(54) 【発明の名称】 撮像装置

(57)【要約】

【課題】 A/Dコンバータにおけるクリップによる画質劣化を防止しながら、アナログ加算方式の画素情報加算による感度向上撮影を可能にする。

【解決手段】 被写体像を撮影するデジタルスチルカメラにおいて、インターライン型電荷転送路を有したCC D撮像素子105と、この撮像素子105を駆動して画素電荷の読み出しを行い、且つ該素子内で水平2画素、垂直2画素の4画素電荷を加算しつつ読み出し可能なCCDドライバ106と、撮像素子105から読み出した画像信号をA/Dコンバータにより量子化するプリプロセス回路107と、CCDドライバ106が実行する加算読み出しの加算数に対応して、A/Dコンバータにおける量子化最大レベルを可変設定する量子化レベル設定機構とを具備してなる。



10

【特許請求の範囲】

•

【請求項1】インターライン型電荷転送路を有した撮像 素子と、この撮像素子を駆動して画素電荷の読み出しを 行い、且つ該素子内で複数の画素電荷を加算しつつ読み 出し可能な駆動手段と、前記撮像素子から読み出した画 像信号を量子化するA/D変換手段と、前記駆動手段が 実行する加算読み出しの加算数に対応して、前記A/D 変換手段における量子化最大レベルを可変設定する量子 化レベル設定手段とを具備してなることを特徴とする撮 像装置。

【請求項2】前記撮像素子に対する露光量を制御する露 出制御手段を有し、前記量子化レベル設定手段は、前記 加算読み出しの加算数と共に、前記露出制御手段が設定 した露光量の目標値に対応して前記量子化最大レベルを 可変設定するように構成されていることを特徴とする請 求項1記載の撮像装置。

【請求項3】前記インターライン型電荷転送路は、マト リクス配置された画素に隣接して縦列方向に配置された 複数本の垂直転送路とこれらの垂直転送路の端に隣接し て横列方向に配置された水平転送路からなり、前記駆動 手段は、垂直方向に隣接する画素に対する信号加算を前 記水平転送路内で行い、前記水平転送路の出力端に接続 された出力アンプ部で水平方向に隣接する画素に対する 信号加算を行うように構成されていることを特徴とする 請求項1記載の撮像装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、CCD等の撮像素 子を用いた撮像装置に係わり、特に画素加算により感度 の向上をはかった撮像装置に関する。

[0002]

【従来の技術】近年、CCD等の撮像素子により被写体 像を撮像して映像信号を得るデジタルスチルカメラ (電 子カメラ)が盛んに開発されている。このような撮像装 置においては、動画撮像装置、静止画撮像装置の別を問 わず、撮像素子の隣接する画素情報の加算、例えば垂直 方向2画素と水平方向2画素の合計4画素の信号の加算 によって、解像度は低下するものの、感度の向上をはか ることができるとされている。

【0003】この種の加算の具体的な方法としては、撮 40 像素子から画素信号を通常の方法で(1画素ずつ)読み 出した後に、例えばA/D変換してデジタル系で加算す る外部デジタル加算方式や、撮像素子内で例えばCCD 撮像素子の転送駆動を工夫し、転送路内で電荷加算する 素子内アナログ加算方式等が知られている。これらのう ちで、アナログ加算方式の方がフレームレートも向上で きるという点では優れていると言うことができる。

【0004】ところが、実際にこの技術を電子カメラに 適用しようとすると、一応感度上昇効果は得られるもの 減少による解像度劣化にとどまらない画質劣化を生じる 場合があった。

【0005】この点に関して、例えば4画素加算の場合 に4倍の感度が得られるとした記載も従来の公開文献に も見られるが、これはノイズまで考慮した場合には正し いとは言えない。何故なら、このときのノイズ改善効果 (SN向上度) はランダムノイズの統計的性質から加算 数の平方根に比例することが知られており、4画素加算 によってはSN2倍(即ち6dB)が期待できるのみで ある。従って、画質 (ノイズレベル) を保った撮像を行 う場合は感度2倍、即ち標準の1/2露光量で行う撮像 までが限界となる。仮に、4倍の感度を得るために1/ 4 露光量で撮像して 4 画素加算した場合、信号成分 S は 1/4×4=1倍、ノイズNは1×√4=2倍となりS Nは6dB劣化してしまう。

【0006】そとで、4画素加算に関して1/2露光量 で露光を行った場合を考えるが、素子内アナログ加算方 式の場合はA/Dコンバータの飽和問題があった。即 ち、加算の実行場所である水平転送路や撮像素子出力ア 光量の4 画素加算では1/2×4=2 画素分の電荷量、 即ち2倍の出力電圧を取り扱う必要が生じる。従って、 従来の(通常の1画素素子分の電圧に対応する)A/D コンバータをそのまま用いた場合は、A/D入力電圧が A/Dの量子化最大電圧を超えるため信号がクリップさ れてしまうことになる。

【0007】この場合、A/Dコンバータでの量子化に 際してクリップが発生しないためには、A/Dの最大量 子化レベル(Dmax)は従来の2倍を想定して設定さ 30 れる必要が生じる。このように設定すれば確かに飽和は 避け得るが、通常の非加算時にはCCD出力信号の最大 値はDmax/2になってしまい、それ以上のデジタル ビットは無駄になってしまう。言い換えれば、相対的な 量子化誤差が理想状態の2倍に増えてしまうものであっ tr.

【0008】なお、この問題を回避するためにはA/D コンバータの量子化誤差自体を小さくしてもよいが、と れは言い換えれば本来必要なビット数よりも大きなビッ ト数のA/Dコンバータが必要となるものであり、コス ト増加を伴うために好ましくないものであった。

[0009]

【発明が解決しようとする課題】このように従来、撮像 装置の感度向上のために画素加算を行おうとすると、ア ナログ加算方式の場合は、A/D入力電圧がA/Dの量 子化最大電圧を超えるため信号がクリップされてしま い、画質劣化を生じてしまう問題があった。

【0010】本発明は、上記事情を考慮して成されたも ので、その目的とするところは、アナログ加算方式の画 素情報加算による感度向上撮影が可能で、且つA/Dコ の、その際却ってノイズが増加するなど、単なる画素数 50 ンバータにおけるクリップによる画質劣化を防止し得る

3

撮像装置を提供することにある。

[0011]

٠.,

【課題を解決するための手段】 (構成)上記課題を解決 するために本発明は次のような構成を採用している。

【0012】即ち本発明は、被写体像を撮影する撮像装置において、インターライン型電荷転送路を有した撮像素子と、この撮像素子を駆動して画素電荷の読み出しを行い、且つ該素子内で複数の画素電荷を加算しつつ読み出し可能な駆動手段と、前記撮像素子から読み出した画像信号を量子化するA/D変換手段と、前記駆動手段が10実行する加算読み出しの加算数に対応して、前記A/D変換手段における量子化最大レベルを可変設定する量子化レベル設定手段とを具備してなることを特徴とする。

【0013】ととで、本発明の望ましい実施態様としては次のものが挙げられる。

(1) 撮像素子に対する露光量を制御する露出制御手段を有し、量子化レベル設定手段は、加算読み出しの加算数と共に、露出制御手段が設定した露光量の目標値に対応して量子化最大レベルを可変設定するように構成されていること。

【0014】(2) インターライン型電荷転送路は、マトリクス配置された画素に隣接して縦列方向に配置された複数本の垂直転送路とこれらの垂直転送路の端に隣接して横列方向に配置された水平転送路からなり、駆動手段は、垂直方向に隣接する画素に対する信号加算を水平転送路内で行い、水平転送路の出力端に接続された出力アンプ部で水平方向に隣接する画素に対する信号加算を行うように構成されていること。

【0015】(3) 駆動手段による加算画素数は、水平, 垂直方向で同じであること。

(4) 撮像素子は、CCD撮像素子であること。

【0016】(作用)本発明によれば、駆動手段による加算読み出しの加算数に対応して、量子化レベル設定手段によりA/D変換手段における量子化最大レベルを可変設定することにより、信号加算に伴ってA/D入力電圧がA/Dの量子化最大電圧を超える現象を抑制することができ、これによりA/D変換手段で加算信号がクリップされるのを未然に防止することができる。従って、A/D変換手段におけるクリップによる画質劣化を招くことなく、アナログ加算方式の画素情報加算による感度 40向上撮影が可能となる。

[0017]

【発明の実施の形態】以下、本発明の詳細を図示の実施 形態によって説明する。

【0018】(第1の実施形態)図1は、本発明の第1の実施形態に係わるデジタルスチルカメラの回路構成を示すブロック図である。

【0019】図中101は各種レンズからなるレンズ きるものであり、この基準電圧VrefPを変えること 系、102はレンズ系101を駆動するためのレンズ駆 により最大量子化レベルを可変できるようになってい 動機構、103はレンズ系101の絞りを制御するため 50 る。従って例えば、VrefPが2倍となると最大量子

の露出制御機構、104はメカシャッタ、105はCC D撮像素子、106は撮像素子105を駆動するためのCCDドライバ、107はゲインコントロールアンプ、A/D変換器等を含むプリプロセス回路、108は信号生成処理、その他各種のデジタル処理を行うためのデジタルプロセス回路、109はカードインターフェース、110はCFやスマートメディア等のメモリカード、111はLCD画像表示系を示している。

【0020】また、図中の112は各部を統括的に制御するためのシステムコントローラ(CPU)、113は各種SWからなる操作スイッチ系、114は操作状態及びモード状態等を表示するための操作表示系、115はレンズ駆動機構102を制御するためのレンズドライバ、116は発光手段としてのストロボ、117はストロボ116を制御するための露出制御ドライバ、118は各種設定情報等を記憶するための不揮発性メモリ(EEPROM)を示している。

【0021】本実施形態のデジタルスチルカメラにおいては、システムコントローラ112が全ての制御を統括 的に行っており、特に露出制御機構103に含まれるシャッタ装置と、CCDドライバ106によるCCD撮像素子105の駆動を制御して露光(電荷蓄積)及び信号の読み出しを行い、それをプリプロセス回路107を介してデジタルプロセス回路108に取込んで、各種信号処理を施した後にカードインターフェース109を介してメモリカード110に記録するようになっている。

【0022】CCD撮像素子105は、図2に示すように、マトリクス配置されたフォトダイオード201、複数本の垂直CCD202、1本の水平CCD203、及30 び出力アンプ204から構成されたインターライン(IT)型で、プログレッシブ(順次走査)駆動方式のものを採用している。そして、説明を簡単にする目的でモノクロ素子を仮定する。

【0023】また、撮像素子105から出力されてプリプロセス回路107に入力された画像信号は、図3に示すように、リセットレベルと信号レベルの差分を取るための相関二重サンプリング回路(CDS回路)301、OB画素からの信号(OB基準レベル)を基準にクランプするためのOBクランプ回路(OBCLP回路)302を通してA/Dコンバータ303でCCDの駆動に対応した所定のサンプリング周波数にてデジタル信号に変換されるようになっている。

【0024】CCで、A/Dコンバータ303は、最小入力レベル(入力0基準)が一側の基準電圧VrefZに等しく0Vで、最大入力レベル(即ち最大量子化レベル)が+側の基準電圧VrefPに等しくこれを可変できるものであり、この基準電圧VrefPを変えることにより最大量子化レベルを可変できるようになっている。

5

• . . .

化レベルは2倍となる。なお最大入力レベルと基準電圧 VrefPは等しい必要は無く、VrefPを変えるこ とにより最大量子化レベルが可変し得るものであればよ い。

【0025】本実施形態では、通常撮影モードとは別に 加算撮影モードがあり、この加算撮影モードでは、撮像 素子内で複数の画素信号を加算しつつ信号読み出しを行 う。即ち、

(1) 毎回の水平ブランキング期間内に n 画素分(n 転送単位)に相当するVCCD駆動パルスを出力する。具体 10 的には、n=2とし、垂直方向の2画素を水平転送路内で加算する。

【0026】(2) 水平転送に際して、m画素加算駆動によって、水平転送路の出力部に設けられたフローティングディフュージョンアンプ (FDA)のディフュージョン部で加算する。即ち、毎回のリセットバルス印加後の電荷転送期間にm画素分 (m転送単位)に相当するHCCD駆動バルスを出力する。具体的にはm=2とし、垂直加算後の2画素、即ち画素部の4画素の加算を行う。【0027】という方法で水平垂直2×2画表加算を行

【0027】という方法で水平垂直2×2画素加算を行 20 う。またこのとき、露光量の目標値は通常撮影モードの 1/2倍に制御する。更に、A/Dコンバータ303に おける基準電圧VrefPの大きさを通常モードの2倍 に設定する。

【0028】このようにすれば、露光量が1/2で4画素加算であることから、撮像素子からは通常の2倍(1/2×4=2)の画像信号が出力されることになるが、A/Dコンバータ303のVrefPを通常モードの2倍にしていることから、上記の画像信号がA/Dコンバータ303でクリップされることなく(より正確には通 30常と同じクリップレベルで)A/D変換されることになる。つまり、4画素加算を行った場合であっても、加算画素信号がA/Dコンバータ303でクリップされて画質劣化が生じるのを防止することができる。

【0029】また、上記説明では露光量は1/2(1/N)、加算画素数は4としたが、他の任意の設定もあり得る。例えば、露出制御の目標値が通常と同じ(1倍)であるとすると、信号レベルは4倍になるので、VrefPも通常撮影モードの4倍に設定する。これらの関係を下記の(表1)に示しておく。

[0030]

【表1】

4 画素加算	露光目標レベル	VrefP
N	1	1
Y	1/2	2
Y	1	4

【0031】また、垂直方向のみの加算(2画素加算) の場合は下記の(表2)のようにすればよい。

[0032]

【表2】

2 画素加算	露光目標レベル	VrefP
N	1	1
Y	1/2	1
Y	1	2

【0033】との垂直方向のみ2画素加算の場合も、A D変換後のデジタル信号処理の始めに水平2画素 (デジタル) 加算平均演算を行うことで、総合的に4画素加算を実現することができる。

【0034】 ここでいずれも総合4 画素加算であるとして、上記表1または表2における画素加算時の2種類の露出目標レベル(1/2と1)に対応する2種類の撮像の差異について補足説明すれば、目標レベルが1/2の場合は前述のとおり非加算時と同等のSNと飽和レベルを確保した状態で感度が2倍に向上した撮像であり、目標レベルが1の場合は非加算時と同じ感度と飽和レベルで、SNが2倍(6dB)向上した撮像を行うことができる。

【0035】とのように本実施形態によれば、加算撮影モードにおける加算画素数に対応して、A/Dコンバータにおける基準電圧VrefPを可変し、量子化最大レベルを可変設定することにより、アナログ加算方式による画素加算を行っても、A/D入力電圧がA/Dの量子化最大電圧を超えるため信号がクリップされてしまう不具合を解消することができる。このため、A/Dコンバータにおけるクリップによる画質劣化を防止しながら、アナログ加算方式の画素情報加算による感度向上撮影が可能となる。

【0036】なお、本発明は上述した実施形態に限定されるものではない。実施形態では、撮像素子としてCC Dを用いたが、これに限らずBBD、CID等を含むCTD(電荷転送素子)であれば適用可能である。さらに、加算画素数は4画素や2画素に何ら限定されるものではなく、仕様に応じて適宜変更可能である。

【0037】また、「撮像素子から読み出した画像信号を量子化するA/D変換手段における量子化最大レベル」とは、撮像素子出力画像信号に対する相対的な量子化レベルに着目したものであるから、これを可変する手段としては上記実施形態のようにA/Dコンバータの基準電圧を可変するもの以外にも、任意の手段、例えば撮像素子出力画像信号がA/Dコンバータに入力される以前にアンプ又はアッテネータを介挿し、増幅率又は減衰率を可変する、等の構成を使用しても良い。

【0038】また、実施形態ではモノクロ撮像装置の例を説明したが、本発明はカラー撮像装置に適用することも可能である。さらに、デジタルスチルカメラに限らず、ムービーカメラを含む任意の撮像装置に適用可能であることは言うまでもない。その他、本発明の要旨を逸りしてい範囲で、種々変形して実施することができる。

[0039]

· · . ,

100

【発明の効果】以上詳述したように本発明によれば、駆 動手段による加算読み出しの加算数に対応して、童子化 レベル設定手段によりA/D変換手段における量子化最 大レベルを可変設定することにより、信号加算に伴って A/D入力電圧がA/Dの量子化最大電圧を超える現象 を抑制することができ、これによりA/D変換手段で加 算信号がクリップされるのを未然に防止することができ る。従って、A/D変換手段におけるクリップによる画 質劣化を招くことなく、アナログ加算方式の画素情報加 10 113…操作スイッチ系 算による感度向上撮影が可能となる。

7

【図面の簡単な説明】

【図1】本発明の一実施形態に係わるデジタルスチルカ メラの回路構成を示すブロック図。

【図2】同実施形態に用いたCCD撮像素子の基本構成 を示す平面図。

【図3】同実施形態に用いたブリプロセス回路の構成を 示すブロック図。

【符号の説明】

- 101…レンズ系
- 102…レンズ駆動機構
- 103…露出制御機構

*104…メカシャッタ

- 105…CCDカラー撮像素子
- 106…CCDドライバ
- 107…プリプロセス同路
- 108…デジタルプロセス回路
- 109…カードインターフェース
- 110…メモリカード
- 111…LCD画像表示系
- 112…システムコントローラ (CPU)
- - 114…操作表示系
 - 115…レンズドライバ
 - 116…ストロボ
 - 117…露出制御ドライバ
 - 118…不揮発性メモリ(EEPROM)
 - 201…フォトダイオード
 - 202 ··· 垂直CCD
 - 203…水平CCD
 - 301…CDS回路
- 20 302…OBCLP回路
 - 303…A/Dコンバータ

【図1】

